# SEMICONDUCTOR DEVICE

Patent number:

JP62118559

Publication date:

1987-05-29

Inventor:

YOSHIIE MASANOBU; others: 01

Applicant:

**NEC CORP** 

Classification:

- International:

H01L27/04

- european:

Application number:

JP19850258867 19851118

Priority number(s):

### Abstract of JP62118559

PURPOSE:To prevent silicide reaction between a metal oxide film such as a Ta2O5 film used in a capacitor part and a silicon substrate, to prevent reaction between the metal oxide such as Ta2O5 film and a polycrystalline silicon electrode located on the metal oxide film such as the Ta2O5 film, to reduce leaking currents and to prevent reduction in capacitance due to heat treatment, by providing a silicon nitride film.

providing a silicon nitride film. CONSTITUTION:A silicon nitride film 102 formed on the surface of a silicon substrate 101 is used to prevent silicide reaction between a Ta2O5 film and the silicon substrate when the Ta2O5 film is formed in the succeeding process. The diffusion coefficient of oxygen in the silicon substrate 101 is not oxidized through said Ta2O5, and the capacitance is not reduced. A silicon nitride film 104, which is formed on high dielectric-constant material, is formed by, e.g., a pressure reduced CVD method. Then, the silicon nitride film is thermally oxidized and a thin silicon oxide film 105 is formed. The best advantage of this oxidation is the fact that the basis film is grown by the oxidation of the surface of the silicon substrate 101 through pinholes in the Ta2O5 film 103 and the silicon nitride film 102.

106 多結晶シリコン配様

105 シリコン酸化膜 104 シリゴン窒化膜

· 103 Ta205 · 102 543>窒化膜

1015/13/秦被

Data supplied from the esp@cenet database - Worldwide

9 日本国特許庁(IP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62-118559

(1) Int Cl. 1

識別記号

庁内整理番号

49公開 昭和62年(1987)5月29日

H 01 L 27/04

C-7514-5F

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称 半導体装置

> ②特 頤 昭60-258867

22日 願 昭60(1985)11月18日

砂発 明 者 塞 家 伸

東京都港区芝5丁目33番1号 日本電気株式会社内

明 者 個器 清 水

俊 行

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 . 创出 願 人 00代 理 人 弁理士 内 原

東京都港区芝5丁目33番1号

1 発明の名称 半導体裝置

#### 2 特許請求の範囲

半導体基板や絶縁体基板上に散けられた電板と、 該電極上にシリコン鋭化膜と、Ta,O,,TiO,, Nb.O., BaTiO。のうちいずれかの金属酸化 膜と、シリコン鉛化膜と、シリコン酸化膜とを順 次鉄脳形成した絶縁層と、該絶縁層上に設けられ た電極とから構成される容量を備えたことを特徴 とする半導体發性。

# 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置に関し、特にダイナミック RAM等において用いる情報蓄積容量部の構造に 関する。

〔従来の技術〕

半導体基板、特にシリコン半導体基板上に形成 される集積回路は高集積化、大容量化の一途をた どり、メモリー案子の様な集務回路では1Mビッ ト又はそれ以上へと集秩度が増大してきている。 現在ダイナミックRAM(以後DRAMと記す) の様なICメモリーに於いては情報蓄積部(以下 セルと記す)を1個のトランジスターと1個の情 報書積容量部で構成するのが最も小型化に適して いると考えられる。との方式での情報書談方式で **は半導体チップの大部分を前記セルの情報警機容** 量部面積が占める。この種の装置は歩留りとコス トの点からチップサイズは極力小さくする必要が ある。従ってこの方式によるDRAMの大容量化 は情報器数容量部面数の縮少が厳も有効な手段と なる。

しかし、との情報谐積容量はα線によるソフト エラー等によって引き起とされる誤動作に対する 信頼性を確保するため 5 0 fF 以上の容量が必要 とされ、微細化により1条子当りの面積が小さく たるからといって容量をあまり小さくすることは

許されない。従って通常は情報素機容量部面機の 縮少に伴い、誘電体膜の潜膜化によって蓄積容量 を確保する方法がとられる。しかし、例えば従来 用いられている比勝電半39のシリコン酸化酸を メガビット級DRAMに適用した場合、シリコン 酸化腺の腱原は100人以下となり、このような 寒腹の絶縁耐圧は電源電圧 5 V に耐えられず、便 用は不可能であると予測される。この様な背景か ら酸化膜厚は厚いまま容量部前機を実効的に広く 確保する手段として潜板表面に帯を細り海側壁を 容量部とする構造が提案されている。しかしこの 構造を用いたとしても例えば 4~16メガビット 級DRAMでは粥の架さは10μm にもなり、後 工程の電極形成が困難になる特の問題が残されて いる。とのため同一鉱橋面積でも蓄積容量を大き くするために、松緑体として高勝電率材料を用い ることが検討されており、これを用いれば將容量 の神深さも没くするととが川来るため、茲做を製 **治するプロセスが容易となり、又いっそうの数細 繁子形成が可能となることが削待される。** 

<del>-</del> 3 -

欠点もある。

本発明の目的は、彩量部に川いるTas Os 膜等の金属酸化膜とシリコン洗板とのシリサイド反応を防ぎ、Tas Os 膜等の金属酸化膜とTas Os 膜等の金属酸化膜上部に位置する多結晶シリコン電極との反応を防ぎ、かつ溺れ電流を低減し、さらにTas Os 膜等の金属酸化膜形成後の熱処理による容量の減少を防いだ情報蓄機容量を具備した半導体装置を提供するととにある。

# [間観点を解決するための手段]

本発明の半導体装置は、半導体基板や絶縁体基板上に設けられた電極と、該電板上にシリコン図化膜と、Ta<sub>2</sub>O<sub>5</sub>,TiO<sub>2</sub>,Nb<sub>2</sub>O<sub>5</sub>,BaTiO<sub>5</sub>のうちのいずれかの金銭酸化膜と、シリコン選化膜と、シリコン酸化膜と、シリコン酸化膜と、シリコン酸化膜とを順次機関形成した絶数層と、該絶縁層上に散けられた電極とから構成される容量を備えて構成される。

#### 〔吳施例〕

次に、本発明の契加例について図面を参照して 説明する。第1図は本発明の一実施例の縦断面図 かかる高齢低率材料として敢近将にTa<sub>2</sub>O<sub>5</sub>が 収り上げられ、情報蓄積容量部への適用が試みら れているが、リーク電流が多くまだ実用に供する 特性が得られていないのが現状である。

### (発明が解決しようとする問題点)

従来、高勝電率材料、例えばTa2Osを用いた 著機容量部のリーク電流の大きい原因は情報署機 容量部(以下容量部と略す)の絶縁膜として応せ たTa2Os膜が、Si基板とシリサイド反応を起 こしやすいこと、また悲板との対向電砂として形 成する多結晶シリコン電極と反応を起こしやを形 なとのため、絶縁性が著しく低下するため工程を される。すなわち、Ta2Os膜が熱処理工程をと固 相反応を起こしたり、 絶縁性が悪くなるものと発 弱化するなどにより、 絶縁性が悪くなるものと発 明者は推定している。また、Ta2Os膜は、 Ta2 Os膜形成後の熱酸化処理工程中に、 Ta2Os膜 中を酸素が容易に拡散するためシリコン
素板の表 所が酸化され、容量部の容量値が減少するという

-4-

である。

第1図において、101はこの上に装置を形成 するシリコン基板である。シリコン基板はP型。 n型いずれの導電性を有する基板であっても良い。 102はシリコン茜板101袋面に形成したシリ コン盤化膜である。シリコン盤化膜は、8~基板 を盥化する直接熟盤化法,プラズマ直接熟盤化法、 もしくは化学気相成長法(CVD法)等により形 成でき、30~50A程度形成するのが望ましい。 とのシリコン盤化膜は後の工程でTag Os 膜を形 成する際に当該TagOs膜とシリコン基板とのシ リサイド反応を防止するためのものである。さら に、このシリコン強化膜は、膜中の酸素の拡散係 数が小さいため、TagOs膜形成後の熱酸化処理 工程中に、当該TagOs膜を通してシリコン基板 101の表面が酸化され、容量が減少するのを防 ぐ効果も持っている。103は高勝電材料である TagOsである。TagOsは金属Taをスパッタ リング法等の手法で形成した後熱酸化するか若し くは高周波スパッタ法あるいは化学気相成生法

(CVD法)により直接TagOgを形成する等の 方法により形成できる。高勝電楽材料としてはチ タン(Ti),ニオブ(Nb)ヤジルコニウム(Zr) 等の他の酸化物またBaTiO, 等の複合酸化物を用 いても選択は自由であり、本発明の目的を達成す るととができる。104は高齢電率材料上に形成 したシリコン強化膜である。シリコン窒化膜は例 えば波圧CVD法により形成する。次にこのシリ コン盤化膜を熱酸化し薄いシリコン酸化膜105 を形成する。シリコン質化膜は、膜中の微素の拡 散係数が小さいため、ほんのわずか酸化酸が形成 されるのみである。しかし、この敵化の般大の投 所はシリコン氢化膜にピンホールが存在する場合、 熱酸化によってTagOs膜103及びシリコン盤化膜102 のピンホール通してシリコン誘板101段間が酸 化されることにより下地酸化膜が成投するとれら 絶録膜のピンホールを捌める点にある。とのため 極めて使れた耐圧特性を有する容量が災現できる。 またシリコン盤化膜自体はほとんど酸化されない ため容量は減少しない特徴も有している。106

-7-

した設計値通りの容量が得られる。

なお、上記契施例では、Si 悲坂上に容量を形成したが、他の電板材料遊板上に形成しても何等 割約はない。

また、上部電磁に多結晶シリコンを用いたが、 とれに限定されるものでなく、Aℓ,W,Moもの 会属を用いてもよい。

#### [発明の効果]

以上説明した欲に本発明は、高勝電材料である
Ta<sub>2</sub>O<sub>5</sub> 膜等の金属酸化膜とシリコン基板との間
にシリコン盤化膜を設けることにより、Ta<sub>2</sub>O<sub>5</sub> 膜等の金属酸化與とシリコン基板との反応を防止
することができる。また、Ta<sub>2</sub>O<sub>5</sub> 膜等の金属酸化処理によるシリコン基板表面
の酸化も抑える効果もある。またTa<sub>2</sub>O<sub>5</sub> 膜等の
金属酸化膜と多結晶シリコン電板との間にシリコ
ン壁化膜を設けることにより、Ta<sub>2</sub>O<sub>5</sub> 膜等の
金属酸化膜と多結晶シリコン電板との間にシリコ
ン壁化膜と多結晶シリコン電板との下を防止で
きる効果もある。さらにシリコン強化膜は N<sub>2</sub>等
の不純物に対する拡散抑制効果が大きいことから、

はシリコン基板の対極となる多結晶シリコン電極 である。この電極は多結晶シリコン層をよびシリ サイド降を順次積層した所開ポリサイド構造とし で良い。

本発明を用いて形成した容量は、電極に 7 Vの 電圧を印加した時の電流密度は 10<sup>-10</sup> A/cm² に なり、Ta<sub>2</sub>O<sub>5</sub> 単階膜に比較して、3 桁以上リー ク電流を低減でき、かつTa<sub>2</sub>O<sub>6</sub> 膜形成後の無処 理を経ても容量を形成している各層の膜厚から推 定される容量値と段短同じ容量値が得られている。

第2図は本発明の他の実施例の縦断面図で、容 量形成法を消物造に適用したものである。 膜形成 法は第1図で説明した方法とほぼ同様であるなが、 機内壁に均一な厚さの膜を形成する必要があること とから、 Ta:Os 膜103はCVD法により形成 するのが好ましい。 また、106の電極は、多結 品シリコンをCVD法で形成すれば、海内部に を埋めとむことができる。 本実施 めて容易に電極を埋めとむことができる。 本実施 のによれば容量値を大きくすることが出来ると共 に第1図の実施例と同様リーク電流を大幅に低

**-8-**

本発明になる容量は電気的安定性にも優れている。 以上のように本発明の構造を用いれば高誘電率 材料の性質をいかすことが可能になり、単位面積 当たり大きい容量を有し、かつリーク電流の小さ い情報背積容量部を形成することができる。


# 4. 図面の簡単な説明


第1図は本発明の一実施例の縦断面図、第2図 は本発明の他の実施例の縦断面図である。

101……シリコン基板、102……シリコン 鉱化膜、103……Ta<sub>2</sub>O<sub>5</sub> 膜、104……シリ コン窒化膜、105……シリコン酸化膜、106 ……多結晶シリコン電像。

代理人 弁理士 内 原







# 5. 補正の対象

明細苷の特許組水の範囲の機および発明の詳細 な説明の機

# 6. 補正の内容

- (1) 明細費の特許請求の範囲の制製を別紙のとか り訂正いたします。
- (2) 明細書館 2 頁、16 行目の心故「顧による」を「撥等による」と訂正いたします。
- (3) 明細磐第5頁、11行目乃至12行目の記載 「半導体基板や絶機体基板上に設けられた電極 と、鼓電低上」を「半導体基板もしくは電極と、 該半導体基板上もしくは該電像上」と訂正いた
- (4) 明細智郎 6 頁、2 0 行目の配収「成生法」を 「成長法」と訂正いたします。

代型人 护理士 內 原



# 手 続 補 正 書(自発)

昭和 年 月 日

特 許 庁 長 官 殴



- 1. 事件の表示 昭和 60 年 特許 願第 259867 号
- 2. 発明の名称 半導体装置
- 3. 補正をする者

事件との関係

出願人

東京都港区芝五丁目33番1号

(423) 日本電気株式会社

代炎者 関本忠弘

# 4. 代 理 人

〒108 東京都様区定元丁月37番8号 住友三田ビル 日本電気株式会社内 (6591) が理士 内 原 電話 東京(03)456-3111(大代表) (連輸先 日本電気株式会社特許師)



# 別紅

#### 訂正後の特許請求の範囲

「半球体悲极もしくは電磁と、舷半導体基板上もしくは舷電像上にシリコン選化膜と、Ta<sub>2</sub> U<sub>6</sub> , Ti U<sub>2</sub> , Nb<sub>3</sub> U<sub>6</sub> , Ba Ti O<sub>2</sub> のうちいずれかの金属酸化膜と、シリコン器化膜と、シリコン酸化膜とを順次機層形成した船線層と、舷船線層上に設けられた電磁とを具備せる容量を備えたことを特徴とする半導体接躍。」